|
|
 |
|
|
|
|
|
|
 |
|
뉴스 릴리스 | |
|
 |
|
|
||||||
| 2046_2171연락처 목록를 참조하십시오. |
| 2001 년 12 월 6 일 |
||||||
|
||||||
| 카지노사이트. Central Research Institute (Director : Takeda Eiji)는 현재 차세대 CMOS (Complementary1뉴스 릴리스12046_21711연락처 목록1를 참조하십시오.12001 년 12 월 6 일emiconductor)에 적용될 것으로 예상되는 변형 실리콘 (SI) 트랜지스터를 속도를 높이는 기술을 개발했습니다. 변형 된 SI 트랜지스터는 SIGE (Silicon Germanium)에 SI를 쌓고 SI의 결과 격자 변형을 사용하여 높은 전자 이동성을 가능하게하는 트랜지스터입니다. 이번에는 SIGE 층의 표면이 화학 기계적 연마 (CMP)에 의해 평평 해졌으며, 이는 불균일 함으로 인해 성능 악화를 억제하여 기존 SI 트랜지스터의 2.2 배를 달성했습니다. 이 결과는 초고속 CMO를 달성하는 트랜지스터 기술로서 왜곡 SI 트랜지스터의 효과를 보여줍니다. 현재까지 일반적인 반도체 장치 인 CMOS는 소형화를 증가시켜 성능을 향상시켜 통합을 증가시키는 역사를 살고 있습니다. 그러나 100Nm 생성의 CMO에서는이 소형화로 인해 성능 향상이 제한적이라고합니다. 소형화에 의존하지 않는 장치의 성능을 향상시키는 기술이 필요합니다. 왜곡 된 SI 트랜지스터는 최근 몇 년 동안 후보로 주목을 받고 있습니다. SI에 인장 변형을 가하는 것이 그곳에 흐르는 전자의 이동성을 증가시키는 것으로 오랫동안 알려져왔다. 따라서, SI가 SI보다 약간 큰 격자 간격을 갖고 인장 균주가 적용되는시기에 SI를 적층시키는 경우, 이동성이 개선 될 것으로 예상된다. 이 구조는 변형 된 SI 트랜지스터로서 채널 층 (전자가 이동하는 층)에 사용된다. 그러나, 이동성 향상의 효과는 지금까지 확실히 확인되었지만, 변형 된 SI의 원래 성능 개선이 달성되었다는 트랜지스터는 실현되지 않았다. 이 배경으로 인해 왜곡 SI 트랜지스터의 성능을 향상시키기 위해 노력했습니다. 결과적으로, 우리는 시그 층의 표면이 열악한 경우, 그에 형성된 변형 된 Si 층의 계면에서 불균일이 발생하여 전자 이동성이 감소한다는 것을 발견했다. 이것으로부터, 긴장된 SI의 원래 고성능을 얻기 위해, 우리는 SIGE 층의 표면이 평면화되고 변형 된 Si 층이 그 위에 적층되는 변형 SI 트랜지스터 기술을 개발했다. 기술의 기능은 다음과 같습니다.
이 기술을 사용하여 채널 길이가 0.24 μm 인 MOS 트랜지스터를 제작하고 전자 이동성이 +120%이고 구멍이 일반 SI 트랜지스터에 비해 +42% 증가 함을 확인했습니다. 동시에, 트랜지스터의 출력 전류가 N 채널의 경우 +70%로 크게 증가하고 P 채널의 경우 +51%가 일반 Si-Mos와 비교하여 확인되었다. 이 발견은 왜곡 SI 트랜지스터가 차세대 고속 CMO의 후보 기술로 효과적이라는 것입니다. 이 결과는 12 월 3 일부터 미국 워싱턴 D.C.에서 개최 될 "2001 International"International이 될 것입니다. [용어집] 1) CMP : 알칼리성 용액과 연마 곡물의 혼합물로 만들어진 슬러리에 의해 화학적 및 기계적으로 연마함으로써 표면이 평면화되는 기술. | ||||||
| 위 |
|
| (c) 카지노사이트. 1994, 2001. 모든 권리 보유. |