인터넷과 휴대폰의 빠른 확산으로 고화질 이미지 및 비디오와 같은 데이터 통신이 크게 증가 했으며이 데이터 통신을 지원하는 통신 네트워크 (광 전송 시스템)는 용량의 용량과 속도를 높이기 위해 지속적으로 필요합니다. 이러한 배경에 비해, 장치 비용을 줄이고 처리량을 늘리기 위해 차세대 40 기가비트 광학 전송 시스템이 곧 실현 될 것으로 예상됩니다. 40 기가비트 광학 전송 시스템에 대한 전송 정보를 처리하는 LSI의 인터페이스 속도는 다음 세대의 2.5 기가비트가 될 것으로 예상됩니다. 이러한 이유로, 멀티플렉스 및 디커플링 LSI는 광학 섬유를 통해 전송 된 40 기가비트의 고속 신호를 느린 2.5 기가비트 신호로 변환하는 데 필수적이다.

Hitachi는 이러한 요구를 충족시키기 위해 "전임 시계 작동 40 기가비트 16 멀티플렉싱 및 분리 LSI"를 성공적으로 개발했습니다.

특정 기능은 다음과 같습니다.
(1) 전체 속도 클록 작동
실제 시스템에서 광학 구성 요소에서 생성 된 노이즈, 광 섬유 내 파형의 왜곡, 온도 및 전원 공급 장치 전압과 같은 LSI 운영 환경의 변화에 ​​관계없이 전송 품질을 유지해야합니다. 따라서 데이터 송신기는 40 기가비트 출력 파형을 보낸 반면 수신기는 노이즈 저항을 보장하는 것이 중요합니다. 멀티플렉싱/디커플링 LSI는 40 기가비트에서 작동하는 부품의 신호 속도와 동일한 주파수를 가진 40 기가 헤르츠 시계를 사용하여 시계 파형 변동으로 인해 작동 타이밍 편차가 줄어들어 20 기가 히르츠 시계를 사용한 반율 작동 방법보다 더 높은 전송 품질을 달성합니다. 그러나 전위 클록 작동에는 높은 장치 성능이 필요하기 때문에 40 Gigahertz에서 작동하는 클럭 회로를 실현하기가 어려웠습니다. 우리는 최근 Cutting-Edge 0.18 Micron Sige Bicmos 장치 (*2)를 사용하여 새로운 시계 생성 및 추출 회로를 고안했으며 전체 속도 시계를 성공적으로 작동 시켰습니다.

(2) SFI-5, 차세대 인터페이스를 차지하는 저전력, 소규모 지역
차세대 표준 SFI-5 (*3)는 16 채널 2.5 기가비트 느린 신호 측면 인터페이스에 사용되며, 이는 LSI를 사용하여 속도로 변환되었습니다. 이 인터페이스는 LSIS와 신호에 적용되는 노이즈 사이의 신호 도착 시간의 변동에 관계없이 신호를 안정적으로 전송하는 기능이 있습니다. 이 기능을 멀티플렉서/분리 된 LSI에 실현하는 회로를 통합하려면이 회로의 전력 소비와 면적을 줄여야했습니다. 우리는 최근에 기존의 아날로그 방법보다 전력 소비가 상당히 낮고 더 작은 영역을 가진 완전 디지털 CMOS 데이터 재생 회로와 채널-채널 스 태프 보상 회로 (*4)를 고안했습니다. 이 두 회로를 결합하여 차세대 인터페이스 SFI-5를 달성했습니다.

또한 Hitachi는 2 월 9 일부터 미국 샌프란시스코에서 개최되는 반도체 회로에 관한 국제 회의 인 2003 International Solid-State Circuits Conference 에서이 개발에 대한 기술적 세부 사항을 발표했습니다.